开关如何实现：导通物理、电容、漏电流与封装寄生参数 —— 以及 SiC 与 GaN 如何改写了答案。
变换器原理图里画的是理想开关，硅片不是。连接两者的问题，正是 Erickson 与 Maksimović 在 switch realization 一章中放在核心位置的那一个：这个开关必须工作在 \(( v,\, i )\) 平面的哪些象限？ 拓扑给出答案，而答案在翻开任何一份数据手册之前就已经收窄了器件选择。
只导通一个方向的电流，只阻断一个极性的电压。一只晶体管即可。Buck、Boost 与正激变换器不需要更多 —— 无源开关由二极管担任。
两个方向都能导通，只阻断一个极性。MOSFET 天然具备：体二极管就是反并联通路。所有电压型逆变桥臂与同步整流都属于这一类。
只导通一个方向，但两个极性的电压都要阻断。需要串联二极管 —— 这正是电流型逆变器与晶闸管整流器所用器件本身反向阻断能力不足的原因。
同步整流值得单独一提：它是把电流双向开关当作无源开关来用，以 \(I \cdot R_{DS(on)}\) 取代二极管压降。 只有当导通电阻仍低于二极管正向压降除以电流时，这笔替换才划算 —— 而这恰恰是本页其余内容所讨论的取舍。
功率器件靠一层低掺杂漂移区来承受电压。让这层区域导电只有两种方式，而器件家族的其余一切特性，都由它采用哪一种决定。
在 MOSFET、HEMT 或肖特基二极管中只有多子参与输运，漂移区表现为一个电阻，导通特性是一条过原点的直线：
这个正温度系数是优点而非缺陷：温度升高的管子会自动少分流，因此并联芯片无需外部均流电阻即可自然均衡。 代价是 \(R_{DS(on)}\) 随所需阻断电压急剧上升 —— 也就是下文的单极型极限。
PiN 二极管、BJT 与 IGBT 向漂移区注入大量少子，区域电阻率因而塌缩，导通特性变成一个结压降加一段小电阻：
这几乎与阻断电压无关，正是 IGBT 至今仍占据 3.3 kV 以上市场的原因。但换来低导通压降的那部分电荷， 必须在器件重新阻断之前被抽走：
\(\tau\) 是少子寿命。缩短它（寿命控制、辐照）可以加快开关，但导通压降随之上升。 这一个旋钮就是双极型器件"速度—导通"取舍的全部。
当二极管以 \(di/dt\) 的速率被换流关断时，存储电荷以反向电流的形式出现。峰值与恢复电荷由换流斜率联系在一起：
\(E_{rr}\) 消耗在对侧晶体管上，成为它自身重叠损耗之外的额外开通损耗；而 \(Q_{rr}\) 本身还随温度和 \(di/dt\) 增大。 SiC 肖特基二极管没有存储电荷，其反向电流只是流入 \(C_j\) 的位移电流，基本与温度无关。
关断态同样不是免费的。反向漏电流由本征载流子浓度决定，而后者对禁带宽度呈指数依赖 —— 这才是宽禁带材料与硅之间真正的分水岭。
硅的 \(E_g\) 为 1.12 eV，4H-SiC 为 3.26 eV，GaN 为 3.4 eV。室温下这意味着 \(n_i\) 相差十个数量级以上。 阻断损耗 \(P_{off} = V_{DC} I_{leak}\) 通常可以忽略 —— 直到它不能忽略为止，因为漏电流随温度上升的速度可能超过封装散热的能力：
对于一维非穿通漂移区，在击穿点处的比导通电阻有闭式解 —— 即 Baliga 单极型极限：
\(\varepsilon_s\) 为介电常数，\(\mu_n\) 为电子迁移率，\(E_c\) 为雪崩临界击穿场强。\(E_c\) 以三次方进入公式， 因此临界场强高八倍的材料可带来约五百倍的品质因数 —— 同样的阻断电压，可由薄一个数量级、掺杂高得多的漂移区承担。 经验上该极限遵循 \(R_{on,sp} \propto V_{BR}^{2.4\text{–}2.5}\)。
| 参数 | Si | 4H-SiC | GaN |
|---|---|---|---|
| 禁带宽度 Eg (eV) | 1.12 | 3.26 | 3.40 |
| 临界场强 Ec (MV/cm) | ≈0.3 | ≈2.5 | ≈3.3 |
| 电子迁移率 µn (cm²/V·s) | 1400 | ≈950 | ≈1500（2DEG 更高） |
| 饱和漂移速度 vsat (107 cm/s) | 1.0 | 2.0 | 2.5 |
| 热导率 (W/cm·K) | 1.5 | 3.7–4.9 | 1.3（GaN-on-Si 更低） |
| 商用结构 | 垂直、超结 | 垂直（平面栅 / 沟槽栅） | 横向 HEMT |
| 反向导通 | 体二极管（慢、Qrr 大） | 体二极管（快、Qrr 小） | 2DEG，无结 —— VSD 高 |
结构不是装饰。各电极相对于耗尽区的位置，决定了每个寄生电容有多大、非线性有多强，以及这个器件到底有没有体二极管。
功率器件中所有电极间电容本质上都是结电容，因此随其两端电压强烈变化：
数据手册给出的是端口组合，而非物理元件：
由于 \(C_{oss}\) 随电压变化，其中存储的电荷与能量是两个不同的积分， 并且都不等于按单一标称电容算出的 \(\tfrac{1}{2}C_{oss}V^2\)：
这正是厂商同时给出两个"等效"电容 —— 电荷等效 \(C_{o(er)}\) 与能量等效 \(C_{o(tr)}\) —— 的原因， 也是把两者混用会悄悄毁掉一次 ZVS 死区时间计算的原因。保存曲线，需要什么就积什么。
驱动栅极要消耗实实在在的功率；而在电压跳变期间，全部栅极电流都灌入 \(C_{gd}\) —— 它决定了 \(dv/dt\)：
SiC MOSFET 因 SiC/SiO₂ 界面态而存在 \(V_{th}\) 回滞与偏置温度不稳定性。正向扫描之后测得的阈值，并不是器件在电路中实际表现出的阈值 —— 所以测量条件必须与数值一同记录。
SiC 体二极管在 3–4 V 导通，存储电荷很少。GaN HEMT 根本没有体二极管：当 \(V_{SD}\) 超过约 \(V_{th} + I R\) 时反向电流走 2DEG，因而死区损耗占主导，死区时间必须压到最短而不是留足余量。
GaN 器件的 \(R_{DS(on)}\) 取决于近期的阻断电压历史 —— 缓冲层中的电荷俘获释放缓慢。静态曲线追踪仪数据看不出这一点，只有在真实开关条件下测量才能暴露。
当芯片装进封装、封装焊到板上之后，开关波形归属于版图的成分不亚于归属于半导体本身。 更快的器件并没有消除这个问题，而是让它变成了主要矛盾。
对于钳位感性负载 —— 标准的硬开关工况，也正是双脉冲测试所复现的场景 —— 开关能量就是跳变过程的重叠积分，而损耗就是散热器必须带走的那部分：
而寄生参数决定了这些积分实际长什么样：
第一项解释了为什么 600 V 母线要选 1200 V 器件；第二项是 EMI 滤波器必须面对的振铃频率； 第三项是共源负反馈：\(L_s\) 同时位于功率回路与栅极回路中，漏极电流因而拖慢自己的开通 —— 这就是开尔文源引脚存在的理由。
关断管上的快速 \(dv/dt\) 会在 \(C_{gd}\) 与 \(C_{gs}\) 上电容分压。当下式成立时便发生误开通：
负压关断、低阻抗关断回路，或有源米勒钳位，是通常的三种对策。
结到壳热阻只是第一段。焊料、基板、底板与导热界面材料各自增加一级，且各有自己的时间常数 —— 这就是单一 \(R_{th}\) 无法预测真实任务剖面下结温、而 Foster 或 Cauer 阶梯网络可以的原因。
封装几何同时决定了电气间隙、爬电距离与局放起始电压。对 1200 V 及以上的 SiC，这些往往比电气寄生参数更早地约束版图。
延伸阅读 —— R. W. Erickson 与 D. Maksimović，Fundamentals of Power Electronics，第 4 章（switch realization）； B. J. Baliga，Fundamentals of Power Semiconductor Devices。本站英文技术文章见 技术博客。
